PAT-NO:

JP402026043A

DOCUMENT-IDENTIFIER: JP 02026043 A

TITLE:

MANUFACTURE OF SEMICONDUCTOR ELEMENT

PUBN-DATE:

January 29, 1990

INVENTOR-INFORMATION:

NAME

TOMINAGA, YUKIHIRO

**ASSIGNEE-INFORMATION:** 

NAME

COUNTRY

OKI ELECTRIC IND CO LTD

N/A

APPL-NO:

JP63174870

APPL-DATE:

July 15, 1988

INT-CL (IPC): H01L021/66, H01L021/321

US-CL-CURRENT: 438/614, 438/FOR.343

## ABSTRACT:

PURPOSE: To reduce pad pitch within TEG by forming a barrier layer of a bump

resistance measuring part and a barrier layer of a probe contact pad and a bump

electrode only on a barrier layer of the bump resistance measuring part.

CONSTITUTION: After forming barrier layers 25a and 25b of a bump resistance

measuring part and barrier layers 25c and 25d of a probe contact pad, the barrier layers 25c and 25d of this probe contact pad are coated with a resist 27 and a bump electrode 26 is formed only on the barrier layers 25a and 25b of

the bump resistance measuring part. Then, a constant current is allowed to flow to the barrier layers 25c and 25d of the probe contact pad with a

## current

probe and voltage drop is measured by a voltage drop measuring probe for performing bump resistance measurement. Thus, short-circuiting between the

barrier layers 25a and 25b of the bump resistance measuring part and the barrier layers 25c and 26d of the probe contact pad can be prevented. It enables a measurement pad pitch 34 of Test Element Group(TEG) to be narrow.

COPYRIGHT: (C)1990,JPO&Japio

## ⑩ 日本国特許庁(JP)

① 特許出願公開

# 母 公 開 特 許 公 報 (A) 平2-26043

Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)1月29日

H 01 L 21/66 21/321

Ε

7376-5F

6824-5F H 01 L 21/92

審査請求 未請求 請求項の数 1 (全5頁)

会発明の名称

半導体素子の製造方法

②特 顧 昭63-174870

220出 願 昭63(1988)7月15日

⑫発 明 者 . ⑪出 願 人

之 廣 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号

四代 理 人

弁理士 菊 池

1. 発明の名称

半導体素子の製造方法

2. 特許請求の範囲

(a) 半導体ウェハの表面に形成された絶縁膜を介 してAL眉を形成後、パッシベーション腹を形成し てパターン化する工程と、

回上記パターン化されたパッシベーション膜を 通して上記AL層と導通するようにバンブ抵抗測定 部のバリア層と電流および電圧測定用のプローブ 接触パットのバリア層を形成する工程と、

(c) 上記バンブ抵抗測定部のバリア層の部分を開 孔して上記プローブ接触パットのパリア層をレジ ストで被覆する工程と、

(4) 上記パンプ抵抗測定部のパリア層上にパンプ 電極を形成する工程と、

(e) 上記二つのプローブ接触パットのパリア層に 電流用プローブにより定電流を流して電圧降下測 定用プローブで電圧を測定してバンブ抵抗測定を 行う工程と、

よりなる半導体素子の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、パンプ電極がプローブ接触パット のバリア上に成長しないようにし、かつバンブ構 造の電流路をバリア層の近接により接触させて抵 抗を測定するよう にした半導体素子の製造方法に 関するものである。

(従来の技術)

一般に、ウェハブロセスを管理、制御するため、 第3回に示すようにウェハ内にデバイス1とは別 に数チップのTBG(Test Element Group) 2 と よばれるパターンが挿入されている。

第4図はこのTEG2の部分を示す拡大平面図 であり、1は上記デバイス、2は押入されたTEG である。このTEG2の中には単体のトランジス タや拡散抵抗等を測定するとともに、パンプ法に よる実装を行うプロセスにおいては、パンプ電極 をメッキ法で作製するため、パンプ抵抗を測定す る素子が形成されている。

この簡単な測定方法の一つの素子を示したもののが、第5回の断面図であり、第4回の平面図のの3つの第5回の両図において、3は半導体ウェハ、4は配線用 ALI パット、5は半導体ウェハ3と配線用 ALI パット 4を分離する絶縁膜、6はパッシベーション膜6に形成といるのパッシベーション膜6に形成は洗り作れる。8は半田パンプ電極で電解メッキにより作製されている。

また、この半田バンプ 8 と配線用 Al バット 4 とのパリア層でTi. Pt. Cu等から成るバリア層 9 を有している。

このような構造で半田バンブ電極 8 と配線用 Ad パット 4 とのバンブ抵抗を簡単に測定する方法の 一つとして、 4 端子法があり、電流ブローブ10a, 1 0 b 間に定電流を流し、電圧測定プローブ11a, 1 1 b 間の電圧降下を測定する方法がある。

(発明が解決しようとする課題)

しかし、このようなパンプ構造を有するTBG2で

ーブカードでTBG2の部分の接触ができないと いう点について解決した半導体素子の製造方法を

(課題を解決するための手段)

提供するものである。

(作用)

この発明によれば、半導体素子の製造方法において以上のような工程を導入したので、パンプ電極形成時にレジストによりプローブ接触パットのパリア層にパンプ電極が形成され、パンプ抵抗測定部のパリア層とプローブ接触パットのパリア層間がショートしなくなり、かつパンプ抵抗測定に

は、半田パンプ8がメッキ時、横方向にも成長するため、第4回に示すパンプピッチ12が広くなってしまうという欠点があった。

この欠点を解決するために、TBC2はウェハコセスの電気測定が終了すれば不要であり、半田パンプ電極8による実装を必要としないことから、半田パンプ電極8を形成しない方法が提案されている。これを示したのが第6図であり、1は半田パンプ電極8が形成されたデバイスの部分、2は半田パンプ電極8の無いTBCの部分である。

しかし、このように形成すると、半田バンプ電 極8の高さ13とTBG2との差が大きく発生し、 TBG2の部分の電気測定で他の素子と同時に測 定するように設定されたプローブカードで接触で きなくなるという欠点があった。

以上述べたいずれの方法でも、TBG2内のパットピッチを小さくするとともに、半田パンプ電極8のパンプ抵抗を測定できる方法はなかった。

この発明は前記従来技術がもっている問題点のうち、バンブピッチが広くなるという点と、ブロ

おいては、プローブ接触パットのバリア層に電流用プローブ間に定電流を流して、そのときの電圧降下を電圧降下測定用プローブで測定することにより、バンプ抵抗の測定を行う。

### (実施例)

以下、この発明の実施例を図について説明する。 第1図(a)はその一実施例を説明するためのバンプ 抵抗測定素子のバンプ電極形成後の断面図である。

この第1図回において、21は半導体ウエハであり、この半導体ウエハ21の上面に絶縁膜23を形成後、この絶縁膜23上にAI配線と同時に電流路となるAI層22を形成する。

次いで、パッシベーション膜 2 4 を形成し、このパッシベーション膜 2 4 の所定個所に開口してTi.Pt.Cuなどからなるパンプ抵抗測定部のパリア層 2 5 a . 2 5 d を形成 ープ接触パットのパリア層 2 5 c . 2 5 d を形成する。

次いで、これらのパンプ抵抗測定部のパリア層 25a, 25b、電流および電圧測定用のアロー ブ接触パットのパリア層 2 5 c, 2 5 d 上にレジ スト21を塗布する。

このレジスト27の被膜形成後、バンプ抵抗測 定部のバリア暦 2 5 a . 2 5 b の部分を開孔 2 8 して、このレジスト27をマスクとして、バンブ 抵抗測定部のバリア層 2 5 a . 2 5 b 上に電解メ ッキ法でPb·Sn層によるパンプ電極26を50~ 200mの高さで形成する。

このレジスト27のマスクはデバイス部と上述 のごとく、パンプ抵抗測定部のパリア層 2 5 a. 2 5 b を開孔 2 8 しておき電流および電圧測定用 のプローブ接触パットのパリア暦 2 5 c. 2 5 d を被っておく。これにより、パンプ電極26はア ローブ接触パットのバリア層 2 5 c , 2 5 d には 形成されない。

これらの形成工程において、バンプ抵抗測定部 のパリア層 2 5 a と 2 5 b との間隔 2 9 はPb・Sn のメッキ時に横方向に広がり接触、結合するよう な寸法以内、たとえば、パンプ電極26の高さ 100mの場合10~100m位とする。

り定電流を流し、電圧降下測定用プロープ33a, 3 3 b で電圧を測定することにより行う。

第2図はこの発明によって製造された半導体素 子の平面図であり、第1図(a)、第1図(b)の断面図 は第2図のc‐c1間に対応しており、TEG部 においてはバンブ電極26が形成されないため、 TEGパットピッチ 3 4 はデバイスのパンプピッ チ35に比較して大巾に狭くすることができる。 (発明の効果)

以上詳細に説明したように、この発明によれば、 プローブ接触パットのパリア層をレジストで被膜 して、ブローブ接触パットのパリア層上にバンブ 電極を形成して、パンプ電極がプローブ接触パッ ト上に成長しないようにするとともに、パンプ抵 抗測定に際し、ブローブ接触パットのバリア層を バンプ抵抗測定部のバリア層に近接させて接触さ せて行うようにしたので、TEGの測定パットピ ッチを狭くできるとともに、パンプ構造で最も不 安定であるメッキ抵抗を測定できる効果が期待で きる.

さらに、通常のPb・Saのパンプ材を使用する方 法においては、メッキ後に共晶化を行うため、 200~300での液中に浸されるが、この処理 によりパンプ抵抗測定部のパリア暦25a,25b 上の Pb·Saのパンプ電極 2 6 は完全に共晶結合となる。 これを示したのが第1図のである。

一方、プローブ接触パットのパリア層25cと パンプ抵抗測定部のパリア層 2 5 a の間隔 3 0 お よびプローブ接触バットのバリア層25dとバン プ抵抗測定部のバリア層 2 5 b との間隔はバンプ 電極 2 6 の 横方向広がり 3 1 (第1 図 16)) より以 上、たとえばパンプ電極26の高さ100mのと き100m以上に設定する。

これにより、共晶化処理においてもアローブ接 触パットのパリア暦 2 5 c , 2 5 d とパンプ抵抗 測定部のバリア層 2 5 a . 2 5 b とがショートす ることはない.


バンブ抵抗測定においては、このプローブ接触 パットのパリア暦 2 5 c , 2 5 d に それぞれ第 1 図心に示すように、電波用プロープ32a,32b によ

## 4. 図面の簡単な説明

第1図のはこの発明の半導体素子の製造方法の 一実施例の工程を説明するためのパンプ抵抗測定 素子のバンプ電極形成後の断面図、第1図 (e) は同 上実施例の工程を説明するためのパンプ電腦共晶 後の断面図、第2図は同上実施例により製造され た半導体素子の T<sup>'</sup>E G 部分の平面図、第 3 図は従 来の半導体デバイスの平面図、第4図は第3図の 半導体デバイスにおけるTBG部分の拡大平面図、 第5図は第4図のa-a1線の拡大断面図、第6 図は従来の半田パンプ電極を形成しない半導体素 子の製造方法を説明するための断面図である。


2 1 ··· 半導体ウエハ、 2 2 ··· A4 層、 2 3 ··· 絶縁 膜、 2 4 … バッシベーション膜、 2 5 a . 2 5 b … バンプ抵抗測定部のバリア層、 2 5 c , 2 5 d …プローブ接触パット、26 m パンプ電極、27

特許出關人 沖 電 気 工 栗 株 式 会 社 代理人 弁理士




本発明によるバンプ電極共晶後の断面図

第 | 図(b)




TEG部分の平面図

第2図




従来のデバイスの平面図


第3図



第3図のTEGの部分の拡大平面図







従来の半田パンプ電極形成しない半導体素子の製造方法を説明するためnet値図

第6 図